• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    DieErfindung betrifft eine Speicherbauelement-Elektrode (12a, 12b,102a), insbesondere fürein resistiv schaltendes Speicherbauelement, wobei die Oberfläche derElektrode (12a, 12b, 102a) mit einer Struktur versehen ist, insbesondereeinen oder mehrere Ansätzebzw. Vorsprünge(107) aufweist. Des weiteren betrifft die Erfindung eine Speicherzellemit mindestens einer derartigen Elektrode, ein Speicherbauelementsowie ein Verfahren zur Herstellung einer Speicherbauelement-Elektrode(12a, 12b, 102a).
    公开号:DE102004007633A1
    申请号:DE200410007633
    申请日:2004-02-17
    公开日:2005-09-08
    发明作者:Thomas Dr. Happ；Michael Dr. Kund；Cay-Uwe Dr. Pinnow
    申请人:Infineon Technologies AG；
    IPC主号:G11C11-15
    专利说明:
    [0001] DieErfindung betrifft eine Speicherbauelement-Elektrode, eine Speicherzellemit mindestens einer derartigen Elektrode, und ein Speicherbauelement,sowie ein Verfahren zur Herstellung einer Speicherbauelement-Elektrode.
    [0002] BeiherkömmlichenSpeicherbauelementen, insbesondere herkömmlichen Halbleiter-Speicherbauelementenunterscheidet man zwischen sog. Funktionsspeicher-Bauelementen (z.B.PLAs, PALs, etc.), und sog. Tabellenspeicher-Bauelementen, z.B. ROM-Bauelementen(ROM = Read Only Memory bzw. Festwertspeicher) – insbesondere PROMs, EPROMs,EEPROMs, Flash-Speicher, etc. – ,und RAM-Bauelementen (RAM = Random Access Memory bzw. Schreib-Lese-Speicher),z.B. DRAMs und SRAMs.
    [0003] EinRAM-Bauelement ist ein Speicher, bei dem man nach Vorgabe einerAdresse Daten abspeichern, und unter dieser Adresse später wiederauslesen kann.
    [0004] Dain einem RAM-Bauelement möglichstviele Speicherzellen untergebracht werden sollen, ist man bemüht, dieseso einfach wie möglichzu realisieren.
    [0005] BeiSRAMs (SRAM = Static Random Access Memory) bestehen die einzelnenSpeicherzellen z.B. aus wenigen, beispielsweise 6 Transistoren,und bei sog. DRAMs (DRAM = Dynamic Random Access Memory) i.A. nuraus einem einzigen, entsprechend angesteuerten kapazitiven Element(z.B. der Gate-Source- Kapazität einesMOSFETs), mit dessen Kapazitätjeweils ein Bit als Ladung gespeichert werden kann.
    [0006] DieseLadung bleibt allerdings nur fürkurze Zeit erhalten; deshalb muß regelmäßig, z.B.ca. alle 64 ms, ein sog. „Refresh" durchgeführt werden.
    [0007] ImGegensatz hierzu muß beiSRAMs kein "Refresh" durchgeführt werden;d.h., die in der Speicherzelle gespeicherten Daten bleiben gespeichert, solangedem SRAM eine entsprechende Versorgungsspannung zugeführt wird.
    [0008] BeiNicht-flüchtigen-Speicherbauelementen (NVMsbzw. Nonvolatile memories), z.B. EPROMs, EEPROMs, und Flash-Speichernbleiben demgegenüberdie gespeicherten Daten auch dann gespeichert, wenn die Versorgungsspannungabgeschaltet wird.
    [0009] Desweiteren sind – seitneuerem – auchsog. „resistive" bzw. „resistivschaltende" Speicherbauelementebekannt, z.B. sog. Perovskit-Speicher (Perovskite Memories), Phasen-Wechsel-Speicher (Phase ChangeMemories), PMC-Speicher (PMC = Programmable Metallization Cell),OUM-Speicher (OUM = Ovonics (bzw. Ovonyx) Unified Memories), hydrogenierte,amorphe Silizium-Speicher (a-Si:H Speicher), Polymer-/OrganischeSpeicher, etc.
    [0010] Bei „resistiven" bzw. „resistivschaltenden" Speicherbauelementenwird ein – z.B.zwischen zwei entsprechenden Elektroden (d.h. einer Anode, und einerKathode) angeordnetes – Materialdurch entsprechende Schaltvorgängein einen mehr oder weniger leitfähigenZustand versetzt (wobei z.B. der mehr leitfähige Zustand einer gespeicherten,logischen „eins" entspricht, undder weniger leitfähige Zustandeiner gespeicherten, logischen „null", oder umgekehrt).
    [0011] Beispielsweisewerden bei PMC-Speichern (PMC = Programmable Metallization Cell)beim Programmieren einer entsprechenden PMC-Speicherzelle – abhängig davon,ob ein logische „eins", oder eine logische „null" in die Zelle geschriebenwerden soll – mittelsentsprechender Stromimpulse, und durch diese hervorgerufene elektrochemischeReaktionen zwischen zwei Elektroden entsprechende Metall-Dendrite(z.B. Ag- oder Cu-Dendrite,etc.) abgeschieden (was zu einem leitenden Zustand der Zelle führt), oderabgebaut (was zu einem nicht-leitenden Zustand der Zelle führt).
    [0012] PMC-Speicherzellensind z.B. aus Y. Hirose, H. Hirose, J. Appl. Phys. 47, 2767 (1975)bekannt, und z.B. aus M.N. Kozicki, M. Yun, L. Hilt, A. Singh, ElectrochemicalSociety Proc., Vol. 99-13, (1999) 298, M.N. Kozicki, M. Yun, S.J.Yang, J.P. Aberouette, J.P. Bird, Superlattices and Microstructures,Vol. 27, No. 5/6 (2000) 485-488, sowie z.B. aus M.N. Kozicki, M.Mitkova, J. Zhu, M. Park, C. Gopalan, "Can Solid State Electrochemistry Eliminatethe Memory Scaling Quandry",Proc. VLSI (2002), und R. Neale: "Micron to look again at non-volatileamorphous memory",Electronic Engineering Design (2002).
    [0013] BeiPhasen-Wechsel-Speichern (Phase Change Memories) wird bei einerentsprechenden Zelle ein zwischen zwei entsprechenden Elektroden (d.h.einer Anode, und einer Kathode) angeordnetes Material (z.B. eineentsprechende Chalkogenidverbindung (z.B. eine Ge-Sb-Te- oder Ag-In-Sb-Te-Verbindung))durch entsprechende Schaltvorgängein einen amorphen, d.h. relativ schwach leitfähigen, oder einen kristallinen,d.h. relativ stark leitfähigenZustand versetzt (wobei wiederum z.B. der relativ stark leitfähige Zustandeiner gespeicherten, logischen „eins" entsprechen kann, und der relativ schwachleitfähigeZustand einer gespeicherten, logischen „null", oder umgekehrt).
    [0014] Phasen-Wechsel-Speicherzellensind z.B. aus G. Wicker, Nonvolatile, High Density, High PerformancePhase Change Memory, SPIE Conference on Electronics and Structuresfor MEMS, Vol. 3891, Queensland, 2, 1999 bekannt, sowie z.B. ausY.N. Hwang et. al., Completely CMOS Compatible Phase Change NonvolatileRAM Using NMOS Cell Transistors, IEEE Proceedings of the NonvolatileSemiconductor Memory Workshop, Monterey, 91, 2003, etc.
    [0015] Beiden o.g. hydrogenierten, amorphen Silizium-Speichern (a-Si:H Speicher) wirdbei einer entsprechenden Zelle ein zwischen zwei entsprechendenElektroden (z.B. entsprechenden Cr-, V-, Ni-, Al-, Au-, Mg-, Fe-,Co-, Pd-Elektroden) angeordnetes, hydrogeniertes, amorphes Silizium – nach einementsprechenden Formierschritt – durchentsprechende elektrische Impulse in einen hoch- oder niederohmigenZustand geschaltet (wobei wiederum z.B. der niederohmige Zustandeiner gespeicherten, logischen „eins" entsprechen kann, und der hochohmige Zustandeiner gespeicherten, logischen „null", oder umgekehrt).
    [0016] Hydrogenierte,amorphe Silizium-Speicherzellen sind z.B. in S. Gangophadhyay et.al., Jpn. J. Appl. Phys. 24, 1363, 1985 beschrieben, und z.B. in A.E. Owen et. al., Proceedings of the 5th International Conferenceon Solid State and Integrated Circuit Technology, 830, 1998, etc.
    [0017] Beiden o.g. Perovskit-Speicherzellen wird – durch Ladungsträgerinjektion – bei einementsprechenden Material (z.B. Perovskit-Oxiden, oxidischen Isolier-Filmenmit dotierten Störstellen,etc.) ein Strukturübergangzwischen einem hoch- und einem niederohmigen Zustand erzielt.
    [0018] Perovskit-Speicherzellensind z.B. aus S.Q. Liu et. al., Appl. Phys. Lett. 76, 2749, 2000bekannt, und z.B. aus W.W. Zhuang et. al., IEDM 2002, etc.
    [0019] Polymer-/OrganischeSpeicherzellen (z.B. Charge-Transfer-Komplex-basierte Polymer-/OrganischeSpeicherzellen) sind z.B. bei X. Wan et. al., Phys. Stat. Sol. A181, R13, 2000 beschrieben.
    [0020] Beiden o.g. „resistiven" bzw. „resistivschaltenden" Speicherbauelementen(Perovskit-Speichern, Phasen-Wechsel-Speichern, PMC-Speichern, a-Si:H Speichern,Polymer-/OrganischeSpeichern, etc.) wird häufigversucht, die Schichtdicke des zwischen den Elektroden angeordneten – entsprechend ineinen Zustand hoher oder niedriger Leitfähigkeit umzuschaltenden – Materialsso gering wie möglich zuhalten.
    [0021] Dadurchkönnendie im jeweiligen Material erzielten Feldstärken erhöht werden, was zu einer entsprechendhohen Umschaltgeschwindigkeit führenkann.
    [0022] DieErfindung hat zur Aufgabe, eine neuartige Speicherbauelement-Elektrodezur Verfügungzu stellen, insbesondere eine Speicherbauelement-Elektrode, mitder – beiresistiv schaltenden Speicherbauelementen – höhere Feldstärken erzielt werden können, alsmit herkömmlichenElektroden, sowie eine neuartige Speicherzelle mit mindestens einerderartigen Elektrode, ein neuartiges Speicherbauelement, insbesondereresistiv schaltendes Speicherbauelement, und ein neuartiges Verfahren zurHerstellung einer Speicherbauelement-Elektrode.
    [0023] Sieerreicht dieses und weitere Ziele durch die Gegenstände derAnsprüche1, 9, 12 und 13.
    [0024] VorteilhafteWeiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
    [0025] Gemäß einemGrundgedanken der Erfindung wird eine Speicherbauelement-Elektrode,insbesondere fürein resistiv schaltendes Speicherbauelement, zur Verfügung gestellt,wobei die Oberflächeder Elektrode mit einer Struktur versehen ist, insbesondere einenoder mehrere Ansätzebzw. Vorsprüngeaufweist.
    [0026] Miteiner derartigen Elektrode können – bei gleicherSchichtdicke des jeweils verwendeten, „umzuschaltenden", aktiven Materials – relativhohe Feldstärkenerzielt werden, was – beigleicher Höheder jeweils verwendeten Schaltspannungen – zu entsprechend erhöhten Umschaltgeschwindigkeiten führt (bzw.es können – bei gleicherSchichtdicke – diejeweils verwendeten Schaltspannungen verringert werden, etc.).
    [0027] Imfolgenden wird die Erfindung anhand mehrerer Ausführungsbeispieleund der beigefügten Zeichnungnäher erläutert. Inder Zeichnung zeigt:
    [0028] 1 eineschematische Darstellung des Aufbaus eines Abschnitts einer resistivschaltenden Speicher-Zelle gemäß dem Standder Technik;
    [0029] 2 eineschematische Darstellung des Aufbaus eines Abschnitts einer resistivschaltenden Speicher-Zelle gemäß einemAusführungsbeispiel dervorliegenden Erfindung;
    [0030] 3 eineschematische Darstellung einer resistiv schaltenden Speicher-Zellegemäß einem weiterenAusführungsbeispielder Erfindung während verschiedener,bei der Herstellung der Speicher-Zelle durchlaufener Phasen;
    [0031] 4 eineschematische Darstellung eines Abschnitts einer resistiv schaltendenSpeicher-Zelle gemäß einemweiteren Ausführungsbeispielder Erfindung, zur Veranschaulichung einer Möglichkeit der Herstellung rauerElektroden-Oberflächen;
    [0032] 5 eineschematische Darstellung eines Abschnitts einer resistiv schaltendenSpeicher-Zelle gemäß einemweiteren Ausführungsbeispielder Erfindung, zur Veranschaulichung einer weiteren Möglichkeitder Herstellung rauer Elektroden-Oberflächen; und
    [0033] 6 eineschematische Darstellung eines Abschnitts einer resistiv schaltendenSpeicher-Zelle gemäß einemweiteren Ausführungsbeispielder Erfindung, währendverschiedener, bei der Herstellung der Speicher-Zelle durchlaufenerPhasen, zur Veranschaulichung einer weiteren Möglichkeit der Herstellung rauerElektroden-Oberflächen.
    [0034] In 1 ist – rein schematisch – der Aufbau einesAbschnitts einer resistiv schaltenden Speicher-Zelle 1 gemäß dem Standder Technik gezeigt.
    [0035] Dieseweist zwei entsprechende Metall-Elektroden 2a, 2b (d.h.eine Anode, und eine Kathode) auf, zwischen denen eine entsprechende, „aktive" Material-Schicht 3 angeordnetist, die durch entsprechende Schaltvorgänge in einen mehr oder weniger leitfähigen Zustandversetzt werden kann (wobei z.B. der mehr leitfähige Zustand einer gespeicherten,logischen „eins" entspricht, undder weniger leitfähige Zustandeiner gespeicherten, logischen „null", oder umgekehrt).
    [0036] Wieaus 1 hervorgeht, weisen – bei herkömmlichen, resistiv schaltendenSpeicher-Zellen 1 – dieElektroden 2a, 2b (insbesondere an der zur „aktiven" Material-Schicht 3 hingewandtenSeite) eine glatte Oberflächeauf.
    [0037] In 2 ist – rein schematisch – der Aufbau einesAbschnitts einer resistiv schaltenden Speicher-Zelle 11 gemäß einemAusführungsbeispielder vorliegenden Erfindung gezeigt.
    [0038] Dieseweist zwei entsprechende Metall-Elektroden 12a, 12b (d.h.eine Anode, und eine Kathode) auf, zwischen denen eine entsprechende, „aktive" Material-Schicht 13 angeordnetist (die – seitlich – z.B. voneiner oder mehreren entsprechenden dielektrischen Schichten umgebensein kann).
    [0039] Dieaktive Material-Schicht 13 kann durch entsprechende Schaltvorgänge (d.h.durch Anlegen entsprechender Spannungen/Ströme, bzw. Spannungs- bzw. Strom-Impulsean entsprechenden, mit den Metall-Elektroden 12a, 12b verbundenenSteuer-Leitungen 14a, 14b) in einen mehr oderweniger leitfähigenZustand versetzt werden kann (wobei z.B. der mehr leitfähige Zustandeiner gespeicherten, logischen „eins" entspricht, und der weniger leitfähige Zustandeiner gespeicherten, logischen „null", oder umgekehrt).
    [0040] MitHilfe einer Vielzahl – entsprechend ähnlich wiedie in 2 gezeigte Speicher-Zelle 11 aufgebauter – Array-artignebeneinanderliegender Speicher-Zellen 11 kann ein Speicherbauelementmit entsprechender Speicherkapazität geschaffen werden.
    [0041] Wieim folgenden noch genauer erläutert wird,und wie in 2 lediglich rein schematischveranschaulicht ist, weisen bei der Speicher-Zelle 11 – im Gegensatzzu herkömmlichen,resistiven Speicher-Zellen 1 (vgl. z.B. 1) – die Elektroden 12a, 12b (insbesonderean den zur „aktiven" Material-Schicht 13 hingewandtenSeiten) eine raue bzw. mit einer entsprechenden Nanostruktur versehene Oberfläche auf(mit entsprechenden „Vorsprüngen" bzw. „Spitzen", s.u.).
    [0042] Alternativkann z.B. lediglich die obere Elektrode 12a (insbesonderederen zur „aktiven" Material-Schicht 13 hingewandteSeite) eine raue bzw. mit einer entsprechenden Nanostruktur verseheneOberflächeaufweisen (die untere Elektrode 12b weist dann – entsprechendwie bei herkömmlichen,resistiv schaltenden Speicher-Zellen 1 – (insbesondere an der zur „aktiven" Material-Schicht 3 hingewandten Seite)eine glatte Oberflächeauf) (oder umgekehrt).
    [0043] Abgesehenvon den o.g. – rauenbzw. mit einer entsprechenden Nanostruktur versehenen – Elektroden-Oberflächen kanndie – in 2 nur schematischdargestellte – Speicher-Zelle 11 entsprechend ähnlich oderidentisch aufgebaut sein, wie herkömmliche, resistiv schaltendeSpeicher-Zellen (z.B. sog. Perovskit-Speicher-Zellen (PerovskiteMemory Cells), Phasen-Wechsel-Speicher-Zellen(Phase Change Memory Cells), PMC-Speicher-Zellen, hydrogenierte,amorphe Silizium-Speicher-Zellen (a-Si:HSpeicher-Zellen), Polymer-/Organische Speicher-Zellen, etc.).
    [0044] Wirdals Speicher-Zelle 11 z.B. eine PMC-Speicher-Zelle verwendet,kann als aktive Material-Schicht 13 z.B. eine – beispielsweisemit einem entsprechenden Metall (z.B. Ag (oder z.B. Cu)) gesättigte – Chalkogenid-Schicht(z.B. GeSe- oder GeS-Schicht) verwendet werden, oder andere geeigneteIonenleitermaterialien, wie z.B. WOx.
    [0045] ZumProgrammieren der PMC-Speicher-Zelle 11 werden (abhängig davon,ob ein logische „eins", oder eine logische „null" in die Speicher-Zelle 11 geschriebenwerden soll ) – mittelsentsprechender, überdie Steuer-Leitungen 14a, 14b zugeführter Stromimpulse,und durch diese hervorgerufene elektrochemische Reaktionen – in dero.g. Chalkogenid-Schicht entsprechende Metall-Pfade (z.B. Ag- (oderCu-) Dendrite, etc.) abgeschieden (was zu einem leitenden Zustandder Zelle 11 führt),oder abgebaut (was zu einem nicht-leitenden Zustand der Zelle 11 führt) (vgl.z.B. Y. Hirose, H. Hirose, J. Appl. Phys. 47, 2767 (1975), M.N.Kozicki, M. Yun, L. Hilt, A. Singh, Electrochemical Society Proc.,Vol. 99-13, (1999) 298, M.N. Kozicki, M. Yun, S.J. Yang, J.P. Aberouette,J.P. Bird, Superlattices and Microstructures, Vol. 27, No. 5/6 (2000)485-488, M.N. Kozicki, M. Mitkova, J. Zhu, M.
    [0046] Park,C. Gopalan, "CanSolid State Electrochemistry Eliminate the Memory Scaling Quandry", Proc. VLSI (2002),R. Neale: "Micronto look again at non-volatile amorphous memory", Electronic Engineering Design (2002),etc.).
    [0047] Wirdals Speicher-Zelle 11 z.B. eine Phasen-Wechsel-Speicher-Zelle (Phase ChangeMemory Cell) verwendet, kann als aktive Material-Schicht 13 z.B.eine entsprechende Chalkogenid-Verbindung-Schichteingesetzt werden (z.B. eine Ge-Sb-Te- oder Ag-In-Sb-Te-Verbindung-Schicht 13).
    [0048] DieChalkogenid-Verbindung-Schicht 13 kann durch entsprechendeSchaltvorgängein einen amorphen, d.h. relativ schwach leitfähigen, oder einen kristallinen,d.h. relativ stark leitfähigenZustand versetzt werden (wobei wiederum z.B. der relativ stark leitfähige Zustandeiner gespeicherten, logischen „eins" entsprechen kann, und der relativ schwachleitfähigeZustand einer gespeicherten, logischen „null", oder umgekehrt) (vgl. z.B. G. Wicker, Nonvolatile,High Density, High Performance Phase Change Memory, SPIE Conferenceon Electronics and Structures for MEMS, Vol. 3891, Queensland, 2, 1999,Y.N. Hwang et. al., Completely CMOS Compatible Phase Change NonvolatileRAM Using NMOS Cell Transistors, IEEE Proceedings of the Nonvolatile SemiconductorMemory Workshop, Monterey, 91, 2003, etc.).
    [0049] Wirdals Speicher-Zelle 11 z.B. eine a-Si:H Speicher-Zelle 11 verwendet,könnenals Elektroden 12a, 12b z.B. entsprechende Cr-,V-, Ni-, Al-, Au-, Mg-, Fe-, Co-, oder Pd-Elektroden 12a, 12b eingesetztwerden (z.B. eine Chrom- und eine Vanadium-Elektrode).
    [0050] Alsaktive Material-Schicht 13 kann eine entsprechende Schichtaus hydrogeniertem, amorphem Silizium verwendet werden, die – nach einementsprechenden Formierschritt – durchentsprechende elektrische Impulse in einen hoch- oder niederohmigenZustand geschaltet wird (wobei wiederum z.B. der niederohmige Zustandeiner gespeicherten, logischen „eins" entsprechen kann, und der hochohmige Zustandeiner gespeicherten, logischen „null", oder umgekehrt) (vgl. z.B. in S. Gangophadhyayet. al., Jpn. J. Appl. Phys. 24, 1363, 1985, A. E. Owen et. al., Proceedingsof the 5th International Conference on Solid State and IntegratedCircuit Technology, 830, 1998, etc.).
    [0051] Wirdals Speicher-Zelle 11 z.B. eine Perovskit-Speicher-Zelleverwendet, kann als aktive Material-Schicht 13 z.B. eineentsprechende Perovskit-Oxid-Schicht 13, z.B. PbCrMnO,eingesetzt werden (oder z.B. ein entsprechender oxidischer Isolier-Filmmit dotierten Störstellen,etc.), bei welcher (bzw. bei welchem) – durch Ladungsträgerinjektion – ein Strukturübergangzwischen einem hoch- und einem niederohmigen Zustand erzielt werdenkann (vgl. z.B. aus S.Q. Liu et. al., Appl. Phys. Lett. 76, 2749,2000, W.W. Zhuang et. al., IEDM 2002, etc.).
    [0052] DieGröße der – in 1 beispielhaftgezeigten – Elektroden 12a, 12b (insbesonderedie Größe der zur „aktiven" Material-Schicht 13 hingewandten, diese – direkt – kontaktierenden,und – wieoben erwähnt – rauenbzw. mit einer entsprechenden Nanostruktur versehenen Seiten-Flächen bzw.Seiten-Flächen-Abschnitteder Elektroden 12a, 12b ) kann z.B. – abhängig vonder jeweils verwendeten Speicher-Technologie – kleinerals z.B. 1μm × 1μm sein, insbesondere kleinerals z.B. 500 nm × 500nm, z.B. kleiner als 100nm × 100nm,oder kleiner als 50nm × 50nm,etc.
    [0053] DieSchichtdicke d der aktiven Material-Schicht 13 kann – je nachverwendeter Speicher-Technologie – z.B. kleiner als 500 nm sein,insbesondere z.B. kleiner als 100nm, 50nm, oder 20nm.
    [0054] DieStrukturgröße der o.g. – an denElektroden-Oberflächenvorgesehenen – Nanostrukturkann vorteilhaft wesentlich kleiner sein, als die Größe der Elektroden 12a, 12b (bzw.die Größe der zur „aktiven" Material-Schicht 13 hingewandten,diese – direkt – kontaktierendenElektroden-Seiten-Flächen bzw.Elektroden-Seiten-Flächen-Abschnitte).
    [0055] Beispielsweisekann die durchschnittliche Breite bzw. der durchschnittliche Durchmesserder entsprechenden sich von den Elektroden 12a, 12b nachoben bzw. unten erstreckenden – durchdie Nanostruktur geschaffenen – „Vorsprünge"/„Ansätze" bzw. „Spitzen" z.B. kleiner als 100nm sein, insbesonderekleiner als z.B. 50nm, 20nm, oder l0nm (jedoch insbesondere größer alsz.B. 1nm, 2nm, oder 5nm) (jeweils an der dicksten Stelle des jeweiligen „Vorsprungs" bzw. der jeweiligen „Spitze" gemessen).
    [0056] Diedurchschnittliche Höheder entsprechenden sich von den Elektroden 12a, 12b nachoben bzw. unten erstreckenden – durchdie Nanostruktur geschaffenen – „Vorsprünge" bzw. „Spitzen" kann entsprechendz.B. kleiner als 100nm sein, insbesondere kleiner als z.B. 50nmoder 20nm (jedoch insbesondere größer als z.B. 2nm, 5nm, oder10nm).
    [0057] DieAnzahl der pro Elektrode 12a, 12b (bzw. – genauer – der proElektroden-Seiten-Flächebzw. -Seiten-Flächen-Abschnitt)vorgesehenen – durch dieNanostruktur geschaffenen – „Vorsprünge" bzw. „Spitzen" kann – im Extremfall – gleicheins sein (vgl. z.B. 3), vorteilhaft größer alsvier, 10, 50, 100, oder 300 (und z.B. kleiner als 10.000, insbesondere kleinerals 1.000 oder 500).
    [0058] Besondersvorteilhaft sind die „Vorsprünge" bzw. „Spitzen" relativ gleichmäßig über dieentsprechende Elektroden-Seiten-Fläche (bzw.den entsprechenden Elektroden-Seiten-Flächen-Abschnitt) verteilt angeordnet.
    [0059] Imfolgenden werden – beispielhaft – mehrereMöglichkeitenzur Herstellung einer (insbesondere an den zur jeweiligen „aktiven" Material-Schichthingewandten Seite) – entsprechendwie die in 2 gezeigte Elektrode 12a,oder entsprechend wie die in 2 gezeigteElektrode 12b – eineraue bzw. mit einer entsprechenden Nanostruktur versehene Oberfläche aufweisendenElektrode erläutert.
    [0060] Beispielsweisekann – wiein 3 veranschaulicht ist – bei einer entsprechendenSpeicher-Zelle 101 zunächstdie (unten liegende) Metall-Elektrode 102b hergestelltwerden, sowie die darüberliegende „aktive" Material-Schicht 13,und z.B. die diese – seitlich – umgebende(n)dielektrische(n) Schicht(en) (hier nicht dargestellt).
    [0061] Daraufhinwird – zusätzlich – über der „aktiven" Material-Schicht 13,und der diese ggf. umgebenden dielektrischen Schicht (hier nichtdargestellt) eine weitere, dielektrische Schicht 105b abgeschieden,und auf diese eine entsprechende Photolackschicht (Resist) 106 aufgebracht.
    [0062] Daraufhinwird die Oberflächeder Photolackschicht 106 von oben her (vgl. die StrahlenB) – aneinem (z.B. runden (oder z.B. rechteckförmigen)) Bereich A – belichtet.Die Abmessungen des Bereichs A könnenim Wesentlichen den Abmessungen der oberen Seitenfläche der „aktiven" Material-Schicht 13 entsprechen(beispielsweise kann der Durchmesser (oder die Länge bzw. Breite) des belichtetenBereichs A – abhängig vonder jeweils verwendeten Speicher-Technologie – z.B. kleiner als z.B. 1μm sein, insbesonderekleiner als z.B. 500nm, 100nm, oder 50nm), oder z.B. etwas kleinersein.
    [0063] Alsnächsteswird die Photolackschicht 106 entwickelt, und einem Ätz-Prozessunterzogen.
    [0064] Hierdurchwird der unter dem o.g., belichteten Bereich A liegende (z.B. zylinderförmige) Abschnittder Photolackschicht 106 entfernt, und – Teile – der darunterliegenden dielektrischenSchicht 105b (so dass in der dielektrischen Schicht 105b – wie in 3 veranschaulicht – eine sichnach unten hin verjüngende,z.B. kegelförmige(oder z.B. pyramidenförmige)Aussparung 108 geschaffen wird).
    [0065] Der Ätz-Prozesswird zumindest solange fortgesetzt, bis die Spitze der durch das Ätzen geschaffenenz.B. kegel- oder pyramidenförmigenAussparung 108 die obere Seitenfläche der „aktiven" Material-Schicht 13 erreicht.
    [0066] Wirdeine einkristalline dielektrische Schicht 105b verwendet,kann – durchbevorzugtes Ätzenbestimmter Kristallorientierungen – eine relativ scharfe (unddamit zu hohen Feldstärkenführende)Nanostruktur (hier: die kegel- oderpyramidenförmigeAussparung 108) erzeugt werden.
    [0067] Daraufhinwird die restliche Photolackschicht 106 entfernt, und über derdielektrischen Schicht 105b – zur Schaffung einer entsprechenden,weiteren Metall-Elektrode 102a – eine entsprechende Metall-Schichtaufgebracht (und dabei auch die in der dielektrischen Schicht 105b erzeugteAussparung 108 mit dem entsprechenden Elektroden-Metallaufgefüllt,sodaß eine – die „aktive" Material-Schicht 103 kontaktierende – kegelförmige Elektroden-Spitze 107 (bzw.ein sich entsprechend nach außenhin verjüngenderAnsatz 107 an der Elektrode) geschaffen wird). Alternativkönnenauch Ansätze 107 mitbeliebiger, anderer Form geschaffen werden, z.B. halbkugelförmige, oderlanggestreckt-abgerundete Ansätze 107,etc.
    [0068] ZurHerstellung von eine raue bzw. mit einer entsprechenden Nanostrukturversehene Oberfläche aufweisendenElektroden (z.B. entsprechend oder entsprechend ähnlich wie die in 2 gezeigten Elektroden 12a, 12b aufgebautenElektroden 202b, 302b, etc.) kann z.B. – entsprechendwie in 4 schematisch dargestellt – ein entsprechendes Elektroden-Metall auf einer – rauenbzw. mit einer Nanostruktur versehenen – dielektrischen Schicht 210 (bzw. einementsprechenden Substrat 210) abgeschieden werden (die hierdurchgeschaffene Schicht fürdie Metall-Elektrode 202b weist dann eine im Wesentlichenkonstante Dicke auf).
    [0069] Alternativkann auch z.B. – wiein 5 veranschaulicht – (durch Wahl geeigneter Abscheidemethodenund -Parameter) auf einem entsprechenden – eine glatte Oberfläche aufweisenden – Substrat 310 bzw.einer – glatten – dielektrischenSchicht 310 direkt eine entsprechende – eine raue bzw. nanostrukturierteOberflächeaufweisende – Elektroden-Metall-Schicht 302b abgeschiedenwerden.
    [0070] Desweiteren kann z.B. auch – wiein 6 veranschaulicht ist – auf einem entsprechendenSubstrat 410 bzw. einer entsprechenden dielektrischen Schicht 410 zunächst eine – eine glatteOberfläche aufweisende – Elektroden-Metall-Schicht 402b abgeschiedenwerden, die dann – zurErzeugung einer nanoporösenOberflächen-Struktur – entsprechend rückgeätzt wird.
    [0071] Werdeneinkristalline Elektroden-Materialien verwendet, können – durchbevorzugtes Ätzenbestimmter Kristallorientierungen – relativ scharfe (und damitzu hohen Feldstärkenführende)Nanostrukturen erzeugt werden.
    [0072] ZurHerstellung von eine raue bzw. mit einer entsprechenden Nanostrukturversehene Oberfläche aufweisendenElektroden könnenauch beliebige, weitere Verfahren verwendet werden, z.B. Verfahren, beidenen eine – z.B.in einem relativ weichen Material geschaffene, regelmäßige – Strukturdurch entsprechende Ätzverfahrenauf die – relativharte – Oberfläche derElektrode übertragenwird, z.B. unter Verwendung sog. selbst-organisierter Polymer-Templates(selfassembled polymer templates) (vgl. z.B. K.W. Guarini et. al.,J. Vac. Sci. Technol. B 20(6), 2788, 2002, etc.).
    [0073] Durchdie Verwendung von eine raue bzw. mit einer entsprechenden Nanostrukturversehene Oberflächeaufweisenden Elektroden 12a, 12b, 102a – insbesonderebei Schaffung entsprechender „Spitzen" bzw. sich nach außen (hier:nach unten bzw. oben) hin verjüngenderAnsätze/Vorsprünge – können diein der jeweiligen, „aktiven" Material-Schicht 13, 103 erzieltenFeldstärkenerhöhtwerden, wodurch z.B. – beigleichen Schichtdicken d – diejeweils verwendeten Schaltspannungen verringert werden können, etc.
    [0074] Desweiteren wird durch die Verwendung von rauen bzw. mit einer Strukturversehenen Elektroden 12a, 12b, 102a dieeffektive Größe der Elektroden-Oberfläche erhöht, wodurchz.B. gezielt Nukleations- bzw. Kristallisationskeime erzeugt werdenkönnen(was insbesondere z.B. bei Phasen-Wechsel-Speichern, etc. von Vorteil sein kann).
    1 Speicher-Zelle 2a Elektrode 2b Elektrode 3 aktiveMaterial-Schicht 11 Speicher-Zelle 12a Elektrode 12b Elektrode 13 aktiveMaterial-Schicht 14a Steuer-Leitung 14b Steuer-Leitung 101 Speicher-Zelle 102a Elektrode 102b Elektrode 103 aktiveMaterial-Schicht 104a Steuer-Leitung 104b Steuer-Leitung 105b dielektrischeSchicht 106 Photolackschicht 107 Elektroden-Spitze 108 Aussparung 202b Elektrode 204b Steuer-Leitung 210 dielektrischeSchicht 302b Elektrode 304b Steuer-Leitung 310 dielektrischeSchicht 402b Elektrode 404b Steuer-Leitung 410 dielektrischeSchicht
    权利要求:
    Claims (13)
    [1] Speicherbauelement-Elektrode (12a, 12b, 102a),insbesondere fürein resistiv schaltendes Speicherbauelement, dadurch gekennzeichnet, dassdie Oberflächeder Elektrode (12a, 12b, 102a) mit einerStruktur versehen ist, insbesondere einen oder mehrere Ansätze bzw.Vorsprünge(107) aufweist.
    [2] Elektrode (12a, 12b, 102a)nach Anspruch 1, bei welcher die Struktur eine Nanostruktur ist.
    [3] Elektrode (12a, 12b, 102a)nach einem der vorhergehenden Ansprüche, bei welcher der oder die Ansätze (107)eine durchschnittliche Höheaufweisen, die kleiner als 500nm oder 100nm ist, insbesondere kleinerals 50nm oder 20nm.
    [4] Elektrode (12a, 12b, 102a)nach einem der vorhergehenden Ansprüche, bei welcher der oder die Ansätze (107)eine Höheaufweisen, die größer als 1nmist, insbesondere größer als2nm oder 5nm.
    [5] Elektrode (12a, 12b, 102a)nach einem der vorhergehenden Ansprüche, bei welcher der oder die Ansätze (107)im Wesentlichen kegelförmigsind.
    [6] Elektrode (12a, 12b, 102a)nach einem der vorhergehenden Ansprüche, welche einen einzigen Ansatzbzw. Vorsprung (107) aufweist.
    [7] Elektrode (12a, 12b, 102a)nach einem der Ansprüche1 bis 5, welche mehr als vier, insbesondere mehr als 10, 50, oder100 Ansätzebzw. Vorsprünge aufweist.
    [8] Elektrode (12a, 12b, 102a)nach einem der vorhergehenden Ansprüche, bei welcher der oder die Ansätze (107)integral mit der Elektrode (12a, 12b, 102a)ausgebildet sind.
    [9] Speicherzelle (11, 101), insbesondereresistiv schaltende Speicherzelle, mit mindestens einer Elektrode(12a, 102a) nach einem der Ansprüche 1 bis8.
    [10] Speicherzelle (11, 101) nach Anspruch9, mit mindestens einer weiteren Elektrode (12b) nach einemder Ansprüche1 bis 8.
    [11] Speicherzelle (11, 101) nach Anspruch10, bei welcher die Elektrode (12a) und die weitere Elektrode(12b) fürdie Speicherzelle (11, 101) ein Anoden-/Kathodenpaarbilden.
    [12] Halbleiter-Speicherbauelement, insbesondere resistivschaltendes Speicherbauelement, mit mindestens einer Speicherzelle(11, 101) gemäß einem derAnsprüche9 bis 11.
    [13] Verfahren zur Herstellung einer Speicherbauelement-Elektrode (12a, 12b, 102a),insbesondere fürein resistiv schaltendes Speicherbauelement, dadurch gekennzeichnet,dass das Verfahren den Schritt aufweist: Schaffen einer miteiner Struktur versehenen Oberfläche(12a, 12b, 102a), insbesondere einereinen oder mehrere hervorstehende Ansätze (107) aufweisendenElektroden-Oberfläche.
    类似技术:
    公开号 | 公开日 | 专利标题
    US9887240B2|2018-02-06|Method of fabricating memory array having divided apart bit lines and partially divided bit line selector switches
    Pan et al.2014|Recent progress in resistive random access memories: materials, switching mechanisms, and performance
    US9734902B2|2017-08-15|Resistive memory device with ramp-up/ramp-down program/erase pulse
    EP3178113B1|2018-10-31|Vollisolierter wähler für speichervorrichtung
    US9543009B2|2017-01-10|Multiple layer forming scheme for vertical cross point reram
    US9165933B2|2015-10-20|Vertical bit line TFT decoder for high voltage operation
    Akinaga et al.2010|Resistive random access memory | based on metal oxides
    US9105468B2|2015-08-11|Vertical bit line wide band gap TFT decoder
    US8947908B2|2015-02-03|Hetero-switching layer in a RRAM device and method
    US8213218B2|2012-07-03|Optimized solid electrolyte for programmable metallization cell devices and structures
    EP2583323B1|2016-04-20|Zusammensetzung einer speicherzelle mit widerstandsschaltschichten
    Russo et al.2009|Study of multilevel programming in programmable metallization cell | memory
    KR101934015B1|2018-12-31|비-선형 엘러먼트를 갖는 스위칭 디바이스
    Lu et al.2012|Electrochemical metallization cells--blending nanoionics into nanoelectronics?
    US8467227B1|2013-06-18|Hetero resistive switching material layer in RRAM device and method
    US9698201B2|2017-07-04|High density selector-based non volatile memory cell and fabrication
    Kügeler et al.2009|High density 3D memory architecture based on the resistive switching effect
    US8520425B2|2013-08-27|Resistive random access memory with low current operation
    US8724369B2|2014-05-13|Composition of memory cell with resistance-switching layers
    US9230985B1|2016-01-05|Vertical TFT with tunnel barrier
    US9034710B2|2015-05-19|Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
    Waser et al.2010|Nanoionics-based resistive switching memories
    JP6708722B2|2020-06-10|スイッチング層および中間電極層を有した抵抗性スイッチングデバイス並びにその形成方法
    Kozicki et al.2005|Nanoscale memory elements based on solid-state electrolytes
    US6150253A|2000-11-21|Controllable ovonic phase-change semiconductor memory device and methods of fabricating the same
    同族专利:
    公开号 | 公开日
    DE102004007633B4|2010-10-14|
    US20050180189A1|2005-08-18|
    US7405418B2|2008-07-29|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    EP0894323B1|1996-04-19|2003-07-02|Energy Conversion Devices, Inc.|Multibiteinzelzellenspeicher mit spitz zulaufendem kontakt|
    EP1296377A2|1996-10-02|2003-03-26|Micron Technology, Inc.|Herstellungsverfahren für einen kleinen Kontaktbereich zwischen Elektroden|
    WO1999054128A1|1998-04-20|1999-10-28|Energy Conversion Devices, Inc.|Memory element with memory material comprising phase-change material and dielectric material|
    US20020160551A1|2001-03-15|2002-10-31|Harshfield Steven T.|Memory elements and methods for making same|
    WO2004008535A1|2002-07-11|2004-01-22|Matsushita Electric Industrial Co., Ltd.|不揮発性メモリおよびその製造方法|DE102008030419B4|2007-06-29|2020-06-18|Globalfoundries Inc.|Method for producing a phase change memory with a conical heating element|US6015977A|1997-01-28|2000-01-18|Micron Technology, Inc.|Integrated circuit memory cell having a small active area and method of forming same|
    US7098503B1|1998-08-27|2006-08-29|Micron Technology, Inc.|Circuitry and capacitors comprising roughened platinum layers|
    US6734455B2|2001-03-15|2004-05-11|Micron Technology, Inc.|Agglomeration elimination for metal sputter deposition of chalcogenides|
    US6794704B2|2002-01-16|2004-09-21|Micron Technology, Inc.|Method for enhancing electrode surface area in DRAM cell capacitors|
    US6828678B1|2002-03-29|2004-12-07|Silicon Magnetic Systems|Semiconductor topography with a fill material arranged within a plurality of valleys associated with the surface roughness of the metal layer|
    US6670628B2|2002-04-04|2003-12-30|Hewlett-Packard Company, L.P.|Low heat loss and small contact area composite electrode for a phase change media memory device|
    US6870751B2|2002-11-07|2005-03-22|Hewlett-Packard Development Company, L.P.|Low-energy writing in cross-point array memory devices|
    US6937507B2|2003-12-05|2005-08-30|Silicon Storage Technology, Inc.|Memory device and method of operating same|US7208372B2|2005-01-19|2007-04-24|Sharp Laboratories Of America, Inc.|Non-volatile memory resistor cell with nanotip electrode|
    KR100719346B1|2005-04-19|2007-05-17|삼성전자주식회사|저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열|
    US7427770B2|2005-04-22|2008-09-23|Micron Technology, Inc.|Memory array for increased bit density|
    US7709289B2|2005-04-22|2010-05-04|Micron Technology, Inc.|Memory elements having patterned electrodes and method of forming the same|
    US7521705B2|2005-08-15|2009-04-21|Micron Technology, Inc.|Reproducible resistance variable insulating memory devices having a shaped bottom electrode|
    US7474555B2|2006-03-17|2009-01-06|Thomas Nirschl|Integrated circuit including resistivity changing material element|
    US7626190B2|2006-06-02|2009-12-01|Infineon Technologies Ag|Memory device, in particular phase change random access memory device with transistor, and method for fabricating a memory device|
    US7560723B2|2006-08-29|2009-07-14|Micron Technology, Inc.|Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication|
    US8766224B2|2006-10-03|2014-07-01|Hewlett-Packard Development Company, L.P.|Electrically actuated switch|
    FI122011B|2007-06-08|2011-07-15|Teknologian Tutkimuskeskus Vtt|Menetelmä elektroniikkamoduulin tuottamiseksi, välituote elektroniikkamoduulin valmistamiseksi, muistielementti, painettu elektroniikkatuote, anturilaite sekä RFID-tunniste|
    US20100034010A1|2008-08-06|2010-02-11|Seagate Technology Llc|Memory devices with concentrated electrical fields|
    US7897955B2|2008-11-03|2011-03-01|Seagate Technology Llc|Programmable resistive memory cell with filament placement structure|
    US8097870B2|2008-11-05|2012-01-17|Seagate Technology Llc|Memory cell with alignment structure|
    WO2010082922A1|2009-01-13|2010-07-22|Hewlett-Packard Development Company, L.P.|Memristor having a triangular shaped electrode|
    US8283649B2|2009-07-28|2012-10-09|Hewlett-Packard Development Company, L.P.|Memristor with a non-planar substrate|
    US9570678B1|2010-06-08|2017-02-14|Crossbar, Inc.|Resistive RAM with preferental filament formation region and methods|
    US8441835B2|2010-06-11|2013-05-14|Crossbar, Inc.|Interface control for improved switching in RRAM|
    JP5981424B2|2010-06-11|2016-08-31|クロスバー， インコーポレイテッドＣｒｏｓｓｂａｒ， Ｉｎｃ．|メモリー素子に関する柱状構造及び方法|
    US8374018B2|2010-07-09|2013-02-12|Crossbar, Inc.|Resistive memory using SiGe material|
    US8168506B2|2010-07-13|2012-05-01|Crossbar, Inc.|On/off ratio for non-volatile memory device and method|
    US9012307B2|2010-07-13|2015-04-21|Crossbar, Inc.|Two terminal resistive switching device structure and method of fabricating|
    US9601692B1|2010-07-13|2017-03-21|Crossbar, Inc.|Hetero-switching layer in a RRAM device and method|
    US8884261B2|2010-08-23|2014-11-11|Crossbar, Inc.|Device switching using layered device structure|
    US9401475B1|2010-08-23|2016-07-26|Crossbar, Inc.|Method for silver deposition for a non-volatile memory device|
    US8492195B2|2010-08-23|2013-07-23|Crossbar, Inc.|Method for forming stackable non-volatile resistive switching memory devices|
    US8404553B2|2010-08-23|2013-03-26|Crossbar, Inc.|Disturb-resistant non-volatile memory device and method|
    US8391049B2|2010-09-29|2013-03-05|Crossbar, Inc.|Resistor structure for a non-volatile memory device and method|
    US8558212B2|2010-09-29|2013-10-15|Crossbar, Inc.|Conductive path in switching material in a resistive random access memory device and control|
    USRE46335E1|2010-11-04|2017-03-07|Crossbar, Inc.|Switching device having a non-linear element|
    US8467227B1|2010-11-04|2013-06-18|Crossbar, Inc.|Hetero resistive switching material layer in RRAM device and method|
    US8947908B2|2010-11-04|2015-02-03|Crossbar, Inc.|Hetero-switching layer in a RRAM device and method|
    US8088688B1|2010-11-05|2012-01-03|Crossbar, Inc.|p+ polysilicon material on aluminum for non-volatile memory device and method|
    US8930174B2|2010-12-28|2015-01-06|Crossbar, Inc.|Modeling technique for resistive random access memorycells|
    US8791010B1|2010-12-31|2014-07-29|Crossbar, Inc.|Silver interconnects for stacked non-volatile memory device and method|
    US9153623B1|2010-12-31|2015-10-06|Crossbar, Inc.|Thin film transistor steering element for a non-volatile memory device|
    US8815696B1|2010-12-31|2014-08-26|Crossbar, Inc.|Disturb-resistant non-volatile memory device using via-fill and etchback technique|
    US8450710B2|2011-05-27|2013-05-28|Crossbar, Inc.|Low temperature p+ silicon junction material for a non-volatile memory device|
    US9620206B2|2011-05-31|2017-04-11|Crossbar, Inc.|Memory array architecture with two-terminal memory cells|
    US8502185B2|2011-05-31|2013-08-06|Crossbar, Inc.|Switching device having a non-linear element|
    US8394670B2|2011-05-31|2013-03-12|Crossbar, Inc.|Vertical diodes for non-volatile memory device|
    US8619459B1|2011-06-23|2013-12-31|Crossbar, Inc.|High operating speed resistive random access memory|
    US8659929B2|2011-06-30|2014-02-25|Crossbar, Inc.|Amorphous silicon RRAM with non-linear device and operation|
    US9627443B2|2011-06-30|2017-04-18|Crossbar, Inc.|Three-dimensional oblique two-terminal memory with enhanced electric field|
    US9166163B2|2011-06-30|2015-10-20|Crossbar, Inc.|Sub-oxide interface layer for two-terminal memory|
    US9564587B1|2011-06-30|2017-02-07|Crossbar, Inc.|Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects|
    WO2013015776A1|2011-07-22|2013-01-31|Crossbar, Inc.|Seed layer for a p + silicon germanium material for a non-volatile memory device and method|
    US9729155B2|2011-07-29|2017-08-08|Crossbar, Inc.|Field programmable gate array utilizing two-terminal non-volatile memory|
    US10056907B1|2011-07-29|2018-08-21|Crossbar, Inc.|Field programmable gate array utilizing two-terminal non-volatile memory|
    US8674724B2|2011-07-29|2014-03-18|Crossbar, Inc.|Field programmable gate array utilizing two-terminal non-volatile memory|
    US8716098B1|2012-03-09|2014-05-06|Crossbar, Inc.|Selective removal method and structure of silver in resistive switching device for a non-volatile memory device|
    US9087576B1|2012-03-29|2015-07-21|Crossbar, Inc.|Low temperature fabrication method for a three-dimensional memory device and structure|
    US8946669B1|2012-04-05|2015-02-03|Crossbar, Inc.|Resistive memory device and fabrication methods|
    US9685608B2|2012-04-13|2017-06-20|Crossbar, Inc.|Reduced diffusion in metal electrode for two-terminal memory|
    US8658476B1|2012-04-20|2014-02-25|Crossbar, Inc.|Low temperature P+ polycrystalline silicon material for non-volatile memory device|
    US8946046B1|2012-05-02|2015-02-03|Crossbar, Inc.|Guided path for forming a conductive filament in RRAM|
    US8796658B1|2012-05-07|2014-08-05|Crossbar, Inc.|Filamentary based non-volatile resistive memory device and method|
    US8765566B2|2012-05-10|2014-07-01|Crossbar, Inc.|Line and space architecture for a non-volatile memory device|
    US9583701B1|2012-08-14|2017-02-28|Crossbar, Inc.|Methods for fabricating resistive memory device switching material using ion implantation|
    US9741765B1|2012-08-14|2017-08-22|Crossbar, Inc.|Monolithically integrated resistive memory using integrated-circuit foundry compatible processes|
    US8569172B1|2012-08-14|2013-10-29|Crossbar, Inc.|Noble metal/non-noble metal electrode for RRAM applications|
    US8946673B1|2012-08-24|2015-02-03|Crossbar, Inc.|Resistive switching device structure with improved data retention for non-volatile memory device and method|
    US8889521B1|2012-09-14|2014-11-18|Crossbar, Inc.|Method for silver deposition for a non-volatile memory device|
    US9312483B2|2012-09-24|2016-04-12|Crossbar, Inc.|Electrode structure for a non-volatile memory device and method|
    US9576616B2|2012-10-10|2017-02-21|Crossbar, Inc.|Non-volatile memory with overwrite capability and low write amplification|
    US8982647B2|2012-11-14|2015-03-17|Crossbar, Inc.|Resistive random access memory equalization and sensing|
    US9412790B1|2012-12-04|2016-08-09|Crossbar, Inc.|Scalable RRAM device architecture for a non-volatile memory device and method|
    US9406379B2|2013-01-03|2016-08-02|Crossbar, Inc.|Resistive random access memory with non-linear current-voltage relationship|
    US9112145B1|2013-01-31|2015-08-18|Crossbar, Inc.|Rectified switching of two-terminal memory via real time filament formation|
    US9324942B1|2013-01-31|2016-04-26|Crossbar, Inc.|Resistive memory cell with solid state diode|
    US8934280B1|2013-02-06|2015-01-13|Crossbar, Inc.|Capacitive discharge programming for two-terminal memory cells|
    US10290801B2|2014-02-07|2019-05-14|Crossbar, Inc.|Scalable silicon based resistive memory device|
    GB2561168B|2017-03-31|2019-08-07|Ucl Business Plc|A switching resistor and method of making such a device|
    法律状态:
    2005-09-08| OP8| Request for examination as to paragraph 44 patent law|
    2008-02-07| 8127| New person/name/address of the applicant|Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
    2011-04-14| 8364| No opposition during term of opposition|
    2015-06-05| R081| Change of applicant/patentee|Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
    2015-10-13| R081| Change of applicant/patentee|Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
    2016-09-01| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|
    优先权:
    申请号 | 申请日 | 专利标题
    DE200410007633|DE102004007633B4|2004-02-17|2004-02-17|Speicherzelle, Halbleiter-Speicherbauelement und Verfahren zur Herstellung einer Speicherzelle|DE200410007633| DE102004007633B4|2004-02-17|2004-02-17|Speicherzelle, Halbleiter-Speicherbauelement und Verfahren zur Herstellung einer Speicherzelle|
    US11/058,412| US7405418B2|2004-02-17|2005-02-16|Memory device electrode with a surface structure|
    [返回顶部]